全国高等教育自学考试计算机组成原理模拟试题及解析
第一部分 选择题（共15分）
一、单项选择题（本大题共15小题，每小题1分，共15分。在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。）
1．若十进制数据为 137.625，则其二进制数为（ ）。
A．10001001.11 B．10001001.101 C．10001011.101 D．1011111.101
【分析】十进制数转化为二进制数时，整数部分和小数部分要用不同的方法来处理。整数部分的转化采用除基取余法：将整数除以2，所得余数即为2进制数的个位上数码，再将商除以2，余数为八进制十位上的数码……如此反复进行，直到商是0为止；对于小数的转化，采用乘基取整法：将小数乘以2，所得积的整数部分即为二进制数十分位上的数码，再将此积的小数部分乘以2，所得积的整数部分为二进制数百分位上的数码，如此反复……直到积是0为止。此题经转换后得八进制数为10001001.101。
【答案】B
2．如果 [X]补=11110011，则[-X]补是（）。
A．11110011 B．01110011 C．00001100 D．00001101
【分析】不论X是正数还是负数，由[X]补求[-X]补的方法是对[X]补求补，即连同符号位一起按位取反，末位加1。本题[-X]补就是00001101。
【答案】D
3．一个n+1位整数移码的数值范围是（ ）
A．-2n+1 C．-2n≤x≤2n-1 D．-2 n+1≤x≤2 n-1
【分析】字长为n+1位，符号位为1位，则数值位为n位。当表示负数时，符号位为0，数值位全0为负数且值最小，为-2n；当表示正数时，符号位为1，数值位全为1时值最大，为2n-1
【答案】C
4．快速进位加法器的进位生成信号g和进位传播信号p，其中g和p定义为：gi=xiyi ，p=xi+yi。第i位加法器产生的进位 是（ ）。
A．xi +yi B． C． D．xi yi ci
【分析】在设计多位的加法器时，为了加快运算速度而采用了快速进位电路，即对加法器的每一位都生成两个信号：进位生成信号g和进位传播信号p其中g和p定义为：gi=xiyi ，p=xi+yi。第i位加法器产生的进位： 。
【答案】B
5．原码乘法是（ ）。
A．先取操作数绝对值相乘，符号位单独处理
B．用原码表示操作数，然后直接相乘
C．被乘数用原码表示，乘数取绝对值，然后相乘
D．乘数用原码表示，被乘数取绝对值，然后相乘
【分析】原码一位乘法中，符号位与数值位是分开进行计算的。运算结果的数值部分是乘数与被乘数数值位的乘积，符号是乘数与被乘数符号位的异或。
【答案】A
6．动态半导体存储器的特点是（ ）
A．在工作中存储器内容会产生变化
B．每次读出后，需要根据原存内容重新写入一遍
C．每隔一定时间，需要根据原存内容重新写入一遍
D．在工作中需要动态地改变访存地址
【分析】动态半导体存储器是利用电容存储电荷的特性记录信息，由于电容会放电，必须在电荷流失前对电容充电，即刷新。方法是每隔一定时间，根据原存内容重新写入一遍。
【答案】C
7．主存储器和CPU之间增加高速缓冲存储器的目的是（ ）。
A．解决CPU和主存之间的速度匹配问题
B．扩大主存储器的容量
C．扩大CPU中通用寄存器的数量
D．既扩大主存容量又扩大CPU通用寄存器数量
【分析】高速缓冲存储器是为提高存储器带宽而在主存储器速度匹配问题。
【答案】A
8．指令系统中采用不同寻址方式的目的主要是（ ）。
A．实现存储程序和程序控制
B．缩短指令长度，扩大寻址空间，提高编程灵活性
C．可以直接访问外存
D．提供扩展操作码的可能并降低译码难度
【分析】计算机的指令系统中对操作数的寻址采用不同的寻址方式，可以在有限的指令代码长度范围内增加指令的数量，可以扩大对内部存储器的访问空间，既扩大寻址空间，同时又给程序设计人员提供了更多编程的灵活性。
【答案】B
9．单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常采用（ ）。
A．堆栈寻址 B．立即寻址 C．隐含寻址 D．间接寻址
【分析】单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常采用隐含的寻址方式，这样就可以在指令中省略对另一个操作数的描述，从而可减少机器指令代码的长度。
【答案】C
10．从控制存储器中读取一条微指令并执行相应操作的时间叫（ ）。
A．CPU周期 B．微周期 C．时钟周期 D．机器周期
【分析】各种时间周期单位的含义如下：CPU周期是指完成一次CPU操作需要的时间；微周期是指计算机执行一条微指令所需要的时间，也就是从控制存储器中读取一条微指令并执行相应操作的时间；时钟周期是指由计算机内部的时钟发生器所产生的时钟信号的周期时间，它是所有时间单位中周期最小的机器周期：指令执行中每一步操作所需的时间，一般以CPU中完成一个运算操作所需时间作为机器周期的基本时间。
【答案】B
11．微程序控制器比组合逻辑控制器速度要慢，主要是由于增加了从（ ）读取微指令的时间。
A．主存储器 B．控制存储器 C．高速缓存 D．指令寄存器
【分析】微程序控制方式下，由于微程序存储在控制存储器内，每一条微指令的执行都需要对控制存储器进行访问，执行的速度比用组合逻辑控制器直接产生控制信号的方式慢。
【答案】B
12．串行接口是指（）。
A．主机和接口之间、接口和外设之间都采用串行传送
B．主机和接口之间串行传送，接口和外设之间并行传送
C．主机和接口之间并行传送，接口和外设之间串行传送
D．系统总线采用串行总线
【分析】主机的工作速度较快，因此主机和接口之间采用并行传送；外设的工作速度较慢，因此接口和外设之间采用串行传送。
【答案】C
13．“总线忙”信号由（ ）建立。
A．获得总线控制权的设备 B．发出“总线请求”的设备
C．总线控制器 D．CPU
【分析】在总线控制机制中，准备使用总线的设备向总线控制器发出“总线请求”由总线控制器进行裁决。如果经裁决允许该设备使用总线，就由总线控制器向该设备发出一个“总线允许”信号。该设备接收到此信号后，发出一个“总线忙”信号用来通知其他设备总线己被占用。当该设备使用完总线时，将“总线忙”信号撤销，释放总线。
【答案】A
14．在调频制记录方式中，是利用（ ）来写0或1。
A．电平高低的变化 B．电流幅值的变化
C．电流相位的变化 D．电流频率的变化
【分析】在调频制记录方式中，信息的写入是依靠写入电流频率的变化来实现的，写1时的电流变化频率是写0时电流变化频率的2倍。
【答案】D
15．磁盘存储器的等待时间是指（）。
A．磁盘旋转一周所需的时间 B．磁盘旋转半周所需的时间
C．磁盘旋转2/3周所需的时间 D．磁盘旋转1/3周所需的时间
【分析】磁盘访问时间包括寻道时间和旋转延迟时间。寻道时间是将磁头定位到所要求的磁道上所需的时间；旋转延迟时间是寻道完成后到该道上需要访问的区域到达磁头下的时间。这两个时间都与磁头和数据的位置有关，是随机变化的，因此一般用平均值表示，即将磁盘旋转半周的时间定义为磁盘存储器的等待时间，也称为磁盘的寻址时间。
【答案】B
第二部分 非选择题（共85分）二、填空题（本大题共5小题，每小题2分，共10分）
1．软件系统包括：_____________和______________。
【答案】系统软件 应用软件
2．从一条指令的启动到下一条指令的启动的间隔时间称为______________
【答案】指令周期：
3．按照传输数据格式不同划分，总线数据通信方式可分为______________和______________两类。
【答案】串行总线 并行总线
4．对I/O数据传送的控制方式，可分为：程序直接控制方式、______________、DMA方式、______________ 。
【答案】程序中断方式 通道控制方式
5．光盘的结构包括：光盘基片、_____________和_____________。
【答案】存储介质 密封层
三、名词解释题（本大题共5小题，每小题2分，共10分）
1．运算器
【答案】计算机中完成运算功能的部件，由ALU和寄存器构成。
2．海明距离
【答案】在信息编码中，两个合法代码对应位上编码不同的位数。
3．微程序
【答案】存储在控制存储中的完成指令功能的程序，由微指令组成。
4．消息传输方式
【答案】总线的信息传输方式之一，将总线需要传送的数据信息、地址信息、和控制信息等组合成一个固定的数据结构以猝发方式进行传输。
5．多级中断
【答案】CPU在执行中断服务程序的过程中可以响应级别更高的中断请求。
四、简答题（本大题共6小题，每小题5分，共30分）
1．简述主存与CACHE之间的映象方式。
【答案】主存与CACHE之间的映象方式有直接映象、全相联印象、组相联印象三种。直接映象是指主存储器中的每个块只能够映象到CACHE中唯一一个指定块的地址映象方式。全相联映象是指每个主存块都能够映象到任一CACHE块的地址映象方式。组相联印象是直接映象和全相联映象两种方式的结合，它将存储空间分成若干组，在组间采用直接映象方式，而在组内采用全相联印象方式。
2．简述存储器间接寻址方式的含义，说明其寻址过程。
【答案】含义：操作数的地址在主存储器中，其存储器地址在指令中给出。
寻址过程：从指令中取出存储器地址，根据这个地址从存储器中读出操作数的地址，再根据这个操作数的地址访问主存，读出操作数。
3．微程序控制器主要由哪几部分构成?它是如何产生控制信号的?
【答案】微程序控制器主要由控制存储器、微指令寄存器μIR、微地址寄存器μAR、地址转移逻辑等构成。
操作控制信号的产生：事先把操作控制信号以代码形式构成微指令，然后存放到控制存储器中，取出微指令时，其代码直接或译码产生操作控制信号。
4．简述提高总线速度的措施。
【答案】从物理层次：1增加总线宽度；2增加传输的数据长度；3缩短总线长度；4降低信号电平；5采用差分信号；6采用多条总线。从逻辑层次：1简化总线传输协议；2采用总线复用技术；3采用消息传输协议。
5．简述中断方式的接口控制器功能。
【答案】中断方式的接口控制器功能：①能向CPU发出中断请求信号；②能发出识别代码提供引导CPU在响应中断请求后转入相应服务程序的地址； ③CPU要能够对中断请求进行允许或禁止的控制；④能使中断请求参加优先级排队。
6．CPU与DMA访问内存冲突的裁决的方法有哪些？
【答案】①CPU等待DMA的操作；②DMA乘存储器空闲时访问存储器；③CPU与DMA交替访问存储器。
五、计算题（本大题共1小题，10分）
用原码恢复余数法进行7÷3运算。要求写出每一步运算过程及运算结果。
【答案】7的原码0111，3的原码0011，结果符号是0 0=0
原码恢复余数法求7/3的分步运算过程。
所以，商是0010，即2；余数是0001，即1。
六、设计题（本大题共2小题，第1小题10分，第2小题15分，共25分）
1．单总线CPU结构如图所示，其中有运算部件ALU、寄存器Y和Z，通用寄存器R0～R3、指令寄存器IR、程序计数器PC、主存地址寄存器MAR和主存数据寄存器MDR等部件。试拟出转移指令 JMP #A的读取和执行流程。
【分析】拟出任意一条指令读取和执行流程，前三步都完全一样，即读取指令的步骤都一样。
PC一>MAR 送指令地址
PC+1一>PC 计算下一条指令的地址
DBUS一>MDR，MDR一>IR 读入指令
考试时，无论如何，也要写上这三步。执行流程根据指令的含义来写，JMP #A指令的含义是程序跳转至指令PC中存放的地址值加上指令中给出的偏移量所得的地址，即：IR（地址段）+PC 一> PC，根据指令的含义和单总线结构的特点就可以写出指令执行流程。
【答案】PC一>MAR
PC+1一>PC
DBUS一>MDR，MDR一>IR
PC一>Y
IR（地址段）+Y 一> Z
Z一>PC
2．用64K×16位/片的SRAM存储器芯片设计一个总容量为256K×32位存储器，CPU地址总线为A19～A0(低位)，双向数据总线D31～D0(低位)，读写控制信号为 ，芯片的片选控制信号为 。请写出片选信号逻辑式，绘出该存储器逻辑框图，注明各信号线。
【分析】用64K×16位／片的RAM存储芯片构成一个256K×32位的存储器，所需的芯片数量为：(256K × 32)/(64K × 16)=8片，每两片作为一组共4组，每组内采用位扩展法组成一个64K ×32的模块，4个64K ×32的模块按字扩展法构成256K×32位的存储器。此存储器的容量为256K，需18位地址（218=256K），选用A17-A0作为地址线，A18, A19不用，各芯片的容量均为64K，需16位地址，用A15~A0向每个芯片提供地址，Al6, A17通过一个2-4译码器对4个模块进行选择，每个输出控制一个模块内的两个芯片，各个模块的片选控制信号CS对应的输入分别为：00, 01、10, 11， 作为所有芯片的读写控制信号，D31-D0为32条数据线。
【答案】需的芯片数量为：(256K × 32)/(64K × 16)=8片，用A15~A0向每个芯片提供地址，Al6, A17用于片选。
